PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-021058

(43) Date of publication of application: 02.02.1984

(51)Int.CI.

H01L 27/10 G11C 11/34 H01L 21/82 H01L 27/04

(21)Application number: 57-129959

(71)Applicant: NEC CORP

(22)Date of filing:

26.07.1982


(72)Inventor: YAMADA KOICHI


(54) INTEGRATED CIRCUIT DEVICE

(57) Abstract:

PURPOSE: To contrive the miniaturization and yield improvement of a one chip LSI by a method wherein an ROM and an RAM are formed in proximity resulting in common use for a part of a decoder, a selector, and a sense amplifier.

CONSTITUTION: The RAM10 and the ROM11 are connected to the common decoder 12 by a common word select line; it is not necessary to have separate RAM decoder and ROM decoder, therefore a decoder is sufficient for two decoders, and then miniturization is enabled thereby. The word select line 30 from the decoder 27 comes to the ROM26 and the RAM25 in common. While, the figure signal line 31 of the RAM is connected to an RAM selector 28 and an





RAM sense amplifier, and the figure signal line 31' of the ROM is connected to an ROM selector 28' and an ROM sense amplifier 29'. Therefore, at the time of the write and readout of an RAM25 for example, since the word select line 30 is common, but the figure signal line 31 is separated, the cell at the intersection between the selected figure signal line and the common word select line 30 drives.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

A 8122-5F

昭59--21058

例公開 昭和59年(1984)2月2日

50Int. Cl.3			
H	01	L	27/10
G	11	C	11/34
H	01	L	21/82
			27/04

識別記号 庁内整理番号 6655---5 F 6549--5 B 6655---5 F

発明の数 1 審査請求 未請求

(全 3 頁)

砂集積回路装置

20特

願 昭57-129959

②出 願 昭57(1982)7月26日

炒発 明 者 山田宏一

東京都港区芝五丁目33番1号日

本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

仰代 理 人 弁理士 内原晋

明 細 為

1. 発明の名称

集 秋回路 技做

2

- (1) 同一チャブ上にリードオンリメモリとランダムアクセスメモリを含む集積回路接慮において、上記両メモリを接近して形成し、語選択又は桁選択等の周辺回路等の一部を共用させたことを特徴とする集積回路接置。
- (2) 何ーチャプ上にリードオンリメモリとランダムアクセスメモリを含む集積固路炭酸において、上配両メモリを接近して形成し、該両メモリ共通に同じ語選択線を形成し、語選択デコーダを共用させたことを特徴とする特許額求の範囲第(1)項記載の集積回路炭酸。
- (3) 同一チャブ上にリードオンリメモリとランダムアクセスメモリを含む集横回路 装腹において、 上記両メモリを接近して形成し、該両メモリ共 通に同じ桁信号線を形成し、セレクタ及びセン

スアンプを共用させたことを特徴とする特許 球の範囲第(1)項記載の集積回路接置

3. 発明の評細な説明

本発明は集積回路装置にかかり。 特に 1 チップ LS1 に適用し得る集積回路装置に関する。

従来、この種の1チップLSIにおいては歩留りを上げるなどの目的で、チップサイズを小さく する努力を重ねてきた。しかし1チップ中に凡A ランダム アクセス メモリ M (Random Access Memory)、ROM

(Read Only Memory) などを含む場合、第1段 に示すように各々にデコーダ、セレクタ、センス アンブ即を持っている。図にかいて1はRAM、 2はRAMデコーダ、3はRAMセレクタ、4は RAMセンスアンブである。また5はROM、6 はROMデコーダ、7はROMセレクタ、8はR OMセンスアンブで個々に周辺回路を備え内部バス9に接続している。従ってこれらの周辺回路の LSIに占める面積は比較的に大きくなっている。 そのためチャブサイズもその分だけ小さくならず

- 1 -

歩留りを低下させる風因の1つとなっている。 中では、京都選択線により共通なデコーダ12に結ばれて 本発明は上記問題点に対処してなされたもので ROM RAMを接近して形成しアコニタ 選び クタ、センスエンブ等の一即を共用させることに より1チップLSIを小型化し歩留りの高いLS Iを提供するにある。

本発明の要旨は,同一チップ上にリードオンリ メモリとランダムアクセスメモリを含む集積回路 **装置において、上配両メモリを接近して形成し、** 語選択又は桁選択等の周辺回路等の一部を共用さ せたことを特徴とする集積回解供置にある。

なお共用する手段としては開選択線を共通に形 成するととにより鍛選択デコーダを、また桁信号 般を共通に形成することによりセレクタ及びセン スアンプを共用させることができる。

以下本発明の一実施例につき図面を参照して脱 明する。第2凶は本発明の一奥施例による集積回 路装置の構成を示す脱明図である。図において、 10はRAM, 11はROM, 12はデコーダで ある。 すなわち、 R A M I O と R O M I I が共通

それに対しROMセル2.6の書き込み、観み出し にもたっては共通な問題択線30と選択された桁信 母観31′の交点のセルが駆動することになり別 々にデコーダを備えた場合と同様に機能するとと、 ができる。中国という工作はありの対し民がと

第3図は本発明の卵の臭胸側による無積回路接 雌の構成を示す説明図である。図点おいて1.8は ROM。19はRAMで飼着は緑に重ねられ下即 にセレクタ22、およびセンスアンズ23が崖か れRUM18とRAM19は共通の桁個景線(図 示せずりにより共通の中レクタ2.2センスアンブ 23に接続されている。一方ROMスワーダ20 およびRAMデコーダは共通とされずそれぞれ語 選択線(図示せず)によりROMをよびRAMに 接続されている。ナなわちを寒晦例では桁伯号線 が共通に配慮され、古レクタ。センスアンプが共 通に使用され従来2組であったものが1組となっ ており、1.組分をは小型化が促進されている。24 **は内部パタである。** (日本)、ご取得をからなってい 、なお第5四は第3四に示した本発明の他の実施

おり第1図のように別々のRAMデコーダ。RO Mアコーダを持つ必要がなく二個のデコーダが一 個のデコーダで流むことになりその分だけ小型化

一方セレクタはRAMセレクタ13、ROMセ レクタ15は従来通りであり、センスアンプ部も RAMセンスアンプ14。ROMセンスアンプ16 も従来通りである。第4図は第2図に示した本発 明の一実施例の結線の詳細を示す説明図である。 図においてデコーダ27からの簡選択線30は凡 UM26 およびRAM25 に共通に入っている。 一方RAMの桁信号線3.1はBAMセンクタ2.8。 RAMセンスアンプに接続され、RUMの桁信号 顧31′ はROMセレクタ28′、ROMセンス アンブ29′ 化接続されている。従って例えばH AMセル25の甞き込み、読み出しにあたっては、 簡選択線30は共流であるが桁信号線31が別個 になっているので選択された桁倌号線と共通の膌 選択線30の交点のセルが駆動することになる。

例の結離の詳細を示す説明図である。図において 1 組の共通使用のセレクタ35。センスアンプ部 36から出た桁信号線38は共通線としてRAM セル33に接しその延長がROMセル32に結ば れている。一方ROMデコーダ34とRAMデコ ーダ34′からは簡選択線37および37′が別 4 低 R Q M なん 3. 2 および R A M セル 3 3 化 結ば られている。。従ってでの場合は書き込み腕み出しに あたっては共通な桁信号線3:8と個別に設けられ たROM語選択線 3.7. A 4 VRAM語選択線 371 « の交点としてH O M セルおよびR A M セルを駆動 - させるなどが出来る。まなわち共通な1組のセレ 3000 カンスアンブによりそれぞれが別個に備え た場合と同様に機能するなどができ、 結果として s h組のセピクタ。センスアンブ部の面積だは集積 回路装置を小型化することができる。....

以上説明したように本発明によればROM。R . 3AMを表示が7内に含む集積回路装置のチップサ イズを小さくすることができいその結果英国の高 い集積回路後間を得ることができる。 -

4. 図面の簡単な説明

第1 図は従来の集積倒路後度の構成説明図、第2 図は本発明の一実施例による無積回路接度の構成説明図、第3 図は本発明の他の実施例による集積回路接近の構成説明図、第4 図は第2 図の本発明の一実施例の詳細結線説明図、第5 図は第3 図の本発明の他の実施例の詳細結線説明図である。

1,10,19……RAM、2,21,34′
……RAMデコーダ、3,13,28……RAM
セレクタ、4,14,29……RAMセンスアン
ブ、5,11,18……RUM、6,20,34
……RUMデコーダ、7,15,28′……RU
Mセレクタ、8,16,29′……RUMセンス
アンブ、9,17,24……内部バス、12,
27……デコーダ、22,35……セレクタ、
23,36……センスアンブ、25,32……R
AMセル、26,33……RUMセル、30,
37,37′……開選択線、31,31′、38
……桁債号線。

代朋人 非理士 内 原

- 7 -

